Doctor en Ingeniería Informática y de Telecomunicación

Víctor Valdés se graduó en Ingeniería Informática por la Universidad Autonoma de Madrid en 2004 y obtuvo el título de Doctor en 2010. Desde 2004 ha estado trabajando como investigador en el Video Provessing and Understanding Laboratory -VPULab- en la Escuela Politécnica Superior de la Universidad Autónoma de Madrid donde ha sido profesor de prácticas de las asignaturas "Transmisión de Datos" durante 3 años y de la asignatura "Televisión Digital" durante los dos últimos años. Sus intereses de investigación se centran en sistemas multimedia y particularmente en adaptación de contenido multimedia. Ha sido co-autor de varios artículos de ámbito internacional y a participado en dos proyectos financiados por la UE: acemadia (IST FP6-001765), donde ejercio de coordinador técnico del trabajo del VPULab duranto sus dos últimos años, y Mesh (IST FP6-027685).